【大レポ】FETによるCR増幅回路

始めに

「FETによるCR増幅回路」の時のレポートを載せます。

注意

※丸写しはやめてください

※レポートが正しくない可能性があるので注意してください

レポート：FETによるCR増幅回路

1.実験目的

　FETを用いたソース接地CR結合小信号増幅器を使って実験することで、ソース接地CR結合小信号増幅器の基本特性や電圧増幅度の周波数特性の測定から動作原理を理解する。

2.原理

2-1.FETとバイポーラトランジスタ[1][2]

FETとは、field-electric-transistorの略で電界効果トランジスタという。電界により空乏層の厚さを変えることにより、ソースとドレインの2つのゲート間のコンダクタンスを変えて電流を抑制するトランジスタである。このトランジスタは、入力電圧が高いという特徴があり、増幅作用とスイッチングの作用がある。そのため、スイッチングの速度は速く、消費電力が少ないのでスイッチングの用途として用いられる。

　バイポーラトランジスタとは、n型半導体とp型半導体の3層構造で構成された素子の事である。そして、英語のbipolar junction transistorを略して、BJTと呼ばれる。これには、pnpトランジスタ、npnトランジスタの2種類が存在する。このトランジスタは、小さなベース電流又は、ベースエッミタ間電圧で電流を変化させることができ、主に増幅作用として用いられる。

2-2.J-FETとMOS-FETの違い[3][4]

J-FETとは、接合型電界効果トランジスタの事である。このトランジスタには、nチャンネルの時と、pチャンネルの時がある。nチャンネルの時のJ-FETの動作原理図を図1に示す。

J-FETは、電圧Aが大きくなるほど、p型半導体の正孔が電圧Aに引き付けられ、n型半導体の電子が反発して空乏層を作る、これが原因となって、電子が通る幅が小さくなることで電流が流れにくくなる。このようにして、J-FETは、電圧で電流を制御する。

つぎに、MOS-FETについて説明する。MOS-FETとは、電界効果トランジスタの事である。このトランジスタには、エンハンスメント型とディプレッション型があり、nチャンネルの時と、pチャンネルの時がある。nチャンネルの時のMOS-FETの動作原理図を図2に示す。MOS-FETは、p型半導体の不純物を調整することによって、電子を入れることができる。電圧Aが大きくなるほど、p型半導体の正孔が、反発し、電子が引き寄せられることによってn型半導体が形成される。これによって、ドレインとソースが導通して電流が流れることができるようになる。このように,MOS-FETには、3段階があり、遮断領域、非飽和領域、飽和領域があり、非飽和領域では、ドレイン電流が二次関数的に増加していくが、飽和領域になると電流Aが変化してもほぼ一定の値になる。

これらの事から、J-FETは、電圧の変化によって生まれた空乏層によって電流を制御していて、MOS-FETは、p又はn型半導体に、反転層を形成することによって電流を導通するというような違いが分かった。また、MOS-FETは、J-FETとは異なり、エンハンスメント型とディプレッション型の2種類がある。そして、J-FETが逆方向バイアスになっているのに対して、順方向バイアスになっているというような違いが生まれることがわかった。

2-3.nチャンネル型とpチャンネル型のFETの違い

　nチャンネル型とpチャンネル型のFETの違いについて考えると、一つ目は、電流の流れる向きだと考えられる。図1,2を見ると、nチャンネルの時は、電源からの電流がドレインからソースに流れるということがわかる。pチャンネルの時を考えると、図1，2のn型半導体とp型半導体が逆になり、p型半導体の正孔が動く方向が電流になるので、電源からの電流がソースからドレインに流れるということがわかる。このことから、nチャンネル型とpチャンネル型のFETは、電流の向きが違うということがわかる。2つ目は、J-FETとMOS-FETの記号が違うということである。図3にJ-FETとMOS-FETのnチャンネル型とpチャンネル型の図を示す。

　図３のようにnチャンネル型の時は、右向きの矢印、pチャンネル型の時は、左向きの矢印となっている。これは、電圧をかける方向によって矢印が変化している。このことから、nチャンネルとpチャンネルで矢印の方向が違う記号図で表されることがわかる。

2-4.ディプレッション型とエンハンスメント型のFETの違い[5][6]

図４にnチャンネルの時のディプレッション型とエンハンスメント型のFETの記号とゲートソース電圧を横軸にドレイン電圧を縦軸にした変化図を示す。

ゲートソース電圧とドレイン電流の関係の中で0[V]から電流が変化していくのをエンハンスメント型といい、電圧が0[V]から始まるのではなく、遮断電圧という負の状態の電圧から正の方向に電流が増加していくのをディプレッション型という。このことから、エンハンスメント型は、電圧が0[V]から始まり、ディプレッション型は負の電圧の遮断電圧から始まって増加するという違いがあることがわかる。今回のソース接地CR結合小信号増幅器を用いた実験では、ディプレッション型FETを用いて実験を行う。

2-5.ACカップリング機能とDCカップリング機能の違いと存在意義[7][8]

　ACカップリング機能とは、AC（交流）成分とDC（直流）成分を含む信号からDC成分を除去してAC成分のみにする機能である。この機能によって、差動入力回路の誘電電圧を0[V]にすることができるため、他の回路につなげて送る際には、オフセット電圧が影響しないようにすることができる。また、入力のDC成分が大きくても、増幅回路では、測定したい交流信号を大きく増幅できるので、測定誤差を小さくすることができる。DCカップリング機能とは、ACカップリング機能とは異なり、AC成分とDC成分の両方を含む信号をそのまま測定する機能である。信号周波数が低くても振幅や位相の測定誤差が小さいため、低周波1[Hz]以上でも測定することができる。しかし、信号が変化したとき、交流結合による過渡応答がないので応答が速くすることができる。
　このことから、ACカップリング機能とDCカップリング機能の違いは、ACカップリング機能は、交流成分
のみを測定することができ、オフセット電圧が影響しなく、直流成分が大きくても誤差が少なく測定できる。対して、DCカップリング機能は、交流成分と直流成分の両方の成分を測定することができ、低周波数1[Hz]以上を測定することができて、信号の変化を早く見ることができることが違いだと考えられる。
ACカップリング機能とDCカップリング機能の意義においては、ACカップリング機能は、直流成分が大きくても誤差が少なく測定でき、オフセット電圧が影響しないことであり、DCカップリング機能は、低周波1[Hz]以上を測定でき、変化を早く見ることができることである。

2-6. ソース接地CR結合小信号増幅器の動作原理

図5にソース接地CR結合小信号増幅器の回路図を示す。この動作原理では、交流信号を小文字で表記し，そのうちの直流成分を大文字で，交流成分を小文字に Δを付して表記する．

2-6-1.トランジスタ動作の動作点

　ソース接地CR結合小信号増幅器の回路は，バイアス抵抗 𝑅1，𝑅2 によって定められるバイアス電位によって設定された J-FET の動作点の近傍において，入力電位 𝑣i を増幅する回路である。
J-FET におけるゲートのバイアス電位 𝑉𝑔 は，
V_g=R_1/(R_1+R_2 ) V_DD [V]

となる．入力電位 𝑣i の直流成分は，キャパシタ 𝐶1 によってカットされる．そのため，バイアス電位 𝑉gに入力電位𝑣iの交流成分が加算されたものがゲートに印加される。

2-6-2.J-FETの各ノードの直流電位の関係

　この回路で使用しているJ-FET(2SK369)の静特性を図6に示す。図7にはJ-FETの動作点Qにおける（a）相互コンダクタンス𝑔mと（b）ドレイン抵抗𝑟d，（c）ゲート－ソース間電圧𝑉gsQとドレイン電流IdQの関係を示す。本回路で用いている N チャネル J-FET のようにゲートよりソースの電位が高いときには 𝑉gsの符号が負となる.。

 
動作点（入力電位を 0 とした場合の定常状態）における J-FET の各ノードの電位や電流の
関係を説明する。ソース電位 𝑉s は，ゲート電位 𝑉g よりもゲート－ソース間電圧𝑉gs = 𝑉g – 𝑉sだけ低い値をとる。すなわち、
V_s=V_g-V_gs [V]
となる。
　ソース電流isは、オームの法則より
I_s=V_s/R_s =(V_g-V_gs)/R_s [A]
となる。この式は、ハイパスコンデンサCSを接続していなくても成立するので注意する必要がある。
　ドレイン電圧Vdは、電源電圧VDDからRd両端の電位差(Rd による電圧降下)を引いた値となるので、Id=Isであることから、
V_d=V_DD-I_d R_d=V_DD-I_s R_d
と表される。

2-6-3.交流電圧増幅度（ハイパスコンデンサCｓを接続しない場合）

　信号に含まれる交流成分の電圧増幅度を（交流利得）を求める。
　入力幅に入力電圧が印加されると，前述の通り，このうちの直流成分は結合コンデンサC１によってカットされ、入力電位の交流成分のΔ𝑣I と𝑉g との和がゲートに印加される。入力電位の交流成分がゲート電位に比べて十分小さい（Δ𝑣i ≪ 𝑉g） とき，Δ𝑣i によって生じるソース電流の交流成分Δ𝑖s は，
∆i_s=(∆v_i)/R_s [A]
となる。
　また、ドレイン電流の交流成分をΔ𝑖ｄ とすると，ドレイン電位の交流成分Δ𝑣ｄ は、
∆v_d=-∆i_d R_d [V]
よって、∆i_s=∆i_dであることから、
∆v_d=-∆i_d R_d=-∆i_s R_d=R_d/R_s  ∆v_i [V]
となる。
　一方、出力電圧の交流成分Δ𝑣o は Δ𝑣d と等しいので，∆i_sを∆v_dの式に代入すると、
∆v_0=∆v_d=R_d/R_s  ∆v_i [V]
となる。
　よって、本回路の交流電圧増幅度Aｖは、
A_v=(∆v_0)/(∆v_i )=-R_d/R_s 
となる。つまり、FET ソース接地増幅回路の電圧増幅度 Av は、ＪＦＥＴのゲートソース電圧(vgs)や相互コンダクタンス(gm)などに関係なく、Rd と　Rs の比だけで決まる。

2-6-4.交流電圧増幅度（ハイパスコンデンサCｓを接続する場合）

　図8にＦＥＴのソース接地等価回路を示す。

ソースにハイパスコンデンサCｓを接続する場合は、ＦＥＴの等価回路を用いて電圧増幅率を求めることができる。
入力抵抗Ri は、R1　とR2 の並列抵抗として、ゲート・ソース間に挿入され、ドレイン・ソース間には、ＦＥＴ固有のドレイン抵抗 rd　、負荷抵抗 Rd 、本回路の後段に接続される測定系（オシロスコープ，電子電圧計など）の入力抵抗　RL が、並列に挿入される。RAL は、Rd とRL　を合わせた交流負荷でる。
　ドレイン電流の交流成分Δ𝑖d は，J-FETの相互コンダクタンス 𝑔m を用いて
∆i_d=g_m ∆v_gs [V]
と表される。

　この等価回路において，Δ𝑣g は Δ𝑣i に等しいため，出力電位の交流成分 Δ𝑣0 は負荷抵抗 𝑅dを用いて考えると、
∆v_0=-g_m ∆v_gs (1/r_d +1/R_AL )^(-1)=-g_m  〖r_d R〗_AL/(r_d+R_AL ) ∆v_i [V]
となり、ゆえに電圧増幅度Av は、
A_v=(∆v_0)/(∆v_i )=-g_m  〖r_d R〗_AL/(r_d+R_AL )
となる。R_ｄ≪R_L　より、R_AL=(1/R_d +1/R_L )^(-1)  ≈R_d、また　R_ｄ≪r_ｄ~1MΩ　から
A_v=-g_m  〖r_d R〗_d/(r_d+R_ｄ )=-g_m  R_d/(1+R_ｄ/r_d )≈-g_m R_d
と近似できる。

2-6-4.ハイパスコンデンサCSの役割

　バイパスコンデンサ𝐶s を接続した場合，ソースは交流的には接地されてソース接地回路となる。そ の場合，ソースの交流電位は 0[V]となり（𝛥𝑣s = 0）、交流入力電位によって時間変化させない役割を持つ。

2-6-5. ソース接地CR結合小信号増幅器におけるカットオフ周波数

　本回路は、3個のキャパシタ(C1、C2、CＳ)が接続されている。る．それに加え，J-FET の各端子間にはそれぞれ容量成分(Cgs、Cgd、Cds)が発生する。これらのキャパシタによるフィルタ特性が存在する。これらのフィルタのカットオフ周波数は以下の通りになる。
　低域カットオフ周波数はキャパシタC1、C2、CＳに依存して決まるが、実際には主に最も大きな容量 を必要とするCS によって以下のように決まる。
f_L=(1+g_m R_S)/(2πC_s R_s )  [Hz]
また、ゲート入力回路における低域カットオフ周波数は，入力容量C1 と入力抵抗Ri によって以下のように示す。
f_L=1/(2πC_1 R_i )  [Hz]
高域カットオフ周波数はゲート・ソース間に存在する容量Cgs （60ｐＦ程度）と入力抵抗Ri によって以下のように示す。

f_H=1/(2πC_gs R_i )  [Hz]

3.実験実施方法

3-1.実験方法

　図9、10、11にブレットボード上での回路の配線例、使用するコンデンサの図、2SK369の外観図を示す。

3-1-1.ブレットボード上での回路作成

　まず用意してある抵抗とキャパシタをデジタルマルチメーターで測定した。測定した抵抗の値が、図４の抵抗の値であるR1 =150[kΩ]、R2 =10[kΩ]、Rd =6.2[kΩ]、Rs =1[kΩ]に近い値がどれか探した。また、図４のキャパシタの値であるC1=C2=C4=10[μF]、C3=0.1[μF]に近い値がどれか探した。そして、CSは測定できないので、キャパシタに書いてある文字からCSを選んだ。図４の回路が構成できるように、図9のような回路構成になるように回路を作った。この回路を作った時に、図10の白い部分がマイナスになるように構成して、図11のドレイン、ゲート、ソースを見ながら位置を確認して行った。

3-1-2.回路基本特性の測定

　3-1-1で製作した回路に直流電源装置，ファンクションジェネレータ，オシロスコープを接続した。そして、直流電源装置とファンクションジェネレータは出力を最小レンジとしてから電源を入れて、直流電源装置の出力電圧を 15 V に設定した。

3-1-2-1. 動作点におけるゲート，ソース，ドレイン電位の計測と，電流の算出

　動作点である入力を0[V]とした際のゲート電位，ソース電位，ドレイン電位を直流電源モードのテスターで計測した。その後に、ゲート電圧の理論値を出して、実験値と比較し、図5のグラフと比較して、ソース電位，ドレイン電位が妥当な値になっていることを確認した。そして、電位差からドレイン電流，ソース電流を計算で求めて、相互コンダクタンスgmを算出した。

3-1-2-2. 入力印加時のゲート，ソース電位の観察

　入力を印加した際のゲート電位とソース電位をオシロスコープで観察した。チャネル1は、ゲート電位，チャネル2はソース電位を計測電圧になるように意識した。いずれもAC モー ドで記録し，キャプチャした。この作業をCsありの時とCsなしの時の2回行い、入力信号の周波数を1[kHz]になるようにした。

3-1-2-3. 入出力電位の関係の観察

　CSなしで計測波形のキャプチャはDCモードで行う条件で入力電位と出力電位を観察した。その際には、出力電位が飽和していないとき、負の部分が飽和しているとき、正の部分が飽和しているときの3段階の入力電位と出力電位をキャプチャした。この際に、入力電圧を記録した。その後に、出力電位が飽和していないとき、負の部分が飽和しているとき、正の部分が飽和しているときの3段階のドレイン電位とソース電位の波形をキャプチャした。この際に、ソース電位とドレイン電位の値を記録した。そして、入力信号の周波数を高くしたときのソース電位とドレイン電位の変化を記録した。

3-1-3. 電圧増幅度の周波数特性の計測

　図１2に増幅回路の周波数特性のための配置図を示す。

　図12のように小信号増幅回路に直流電源装置、ファンクションジェネレータ、入力用と出力用の電子電圧計、オシロスコープを接続した。ブレッドボードは端子付シャーシに収納し、ファンクションジェネレータ、電子電圧計、オシロスコープへの接続はBNCケーブルで行った。．直流電源装置とファンクションジェネレータは出力を最小レンジ、電子電圧計は最大レンジにしてから電源を入れて、直流電源装置の出力電圧を15[ V]に設定した。そして、入力電圧vi の振幅を40[mV]程度で一定とし，周波数を10[Hz]から1[MHz]までで，出力電圧voを測定した。この際に、出力が飽和していないことを確認して行った。この測定は、CSがある時とない時の2回行った。その測定が終わったら、計測結果を表にまとめて、片対数グラフに横軸を周波数f、縦軸を出力電圧として描画した。また、縦軸を出力電圧の増幅度の絶対値|A_v |にして、表とグラフにして描画し、増幅度が、1⁄√2　となる低域および高域のカットオフ周波数をグラフから読み取り，グラフ中に記載した。また，この値と理論値とを比較し，評価した。

3-2.実験装置

　表1に使用機具・器具の一覧を示す。

4.実験結果

4-1.抵抗とキャパシタの実測値と理論値

　表2に抵抗とキャパシタの理論値と実測値を示す。

4-2.動作点におけるゲート、ソース、ドレイン電位の計測と電流の算出
入力が0の時のテスターで測定したゲート電位Vgは、0.93[V]、ソース電位VSは、1.36[V]、ドレイン電位Vdは、6.54[V]となった。また、電源は、14.93[V]であるので、
実験値のゲート電圧は、原理より
V_ｇ=R_2/(R_1+R_2 ) V_DD=(10.01×10^3)/*1/(1.002×10^3 )≒1.3572×10^(-3)≒1.36×10^(-3) [A]

ドレイン電流を求めると、
I_d=V_d/R_d =(V_DD-I_s R_d)/R_d =(14.93-1.3572×6.2×10^3×10^(-3))/(6.2×10^3 )≒1.05086×10^(-3)≒1.1×10^(-3) [A]

ドレイン・ソース電圧を求めると、
V_ds=V_d-V_s=6.54-1.36≒5.18[V]
　
表3にゲート、ソース、ドレイン電位、電流、ソースドレイン電位、ゲートソース電圧を示す。

　相互コンダクタンスgmを求める。
図13にゲートソース電圧とドレイン電流の図を示す。この時のドレインソース電圧は、5.18[V]とする。

相互コンダクタンスgmは、図12の曲線上の動作点Qの傾きなので、
g_m=(dI_d)/(dV_gs )=(6.5×10^(-3))/0.5≒13×10^(-3)=13×10^(-3)

　　　　 

4-3.入力印加時のゲート、ソース電位の観察

図14、図15　にCｓありとなしのゲート、ソース電位の波形の図を示す。

図14では、ソース電位が、ゲート電位に波形が追従している。対して、CＳを付けた時の図14では、ゲート電位は、図15のように変化しているが、ソース電位は、変化が見られなくほぼ直線の波形になっている。

4-4.入出力電位の関係の観察

　図16、17、18に出力電位が飽和していないときの入力電位と出力電位の波形、出力電位の負の部分が飽和しているときの入力電位と出力電位の波形、出力電位の正の部分が飽和しているときの入力電位と出力電位の波形を示す。また、図19、20、21、22には、出力電位が飽和していないときのドレイン電位とソース電位の波形、出力電位の負の部分が飽和しているときのドレイン電位とソース電位の波形、出力電位の正の部分が飽和しているときのドレイン電位とソース電位の波形、周波数を高くしたときの出力電位の正の部分が飽和しているときのドレイン電位とソース電位の波形を示す。

4-4-1.出力電位の状態による入出力電圧と増幅率

表4に出力電位の状態による入出力電圧と増幅率を示す。

出力電位が飽和していないときの入出力電圧
入力電圧Vinは、0.42[V]、出力電圧Voは、2.64[V]であるので、増幅率Au1は、

A_u1=V_o/V_in =2.64/0.42=6.28≒6.3

出力電位の負の部分が飽和しているときの入力電圧Vinは、0.74[V]であり、 出力電位の正の部分が飽和しているときの入力電圧Vinは、1.41[V]となった。 

4-4-2. 入出力電位の関係の観察の時のドレイン、ソース電圧

表5に出力電位の状態によるドレイン、ソース電圧を示す。

出力電位が飽和していないときのドレイン電圧は、2.72[V]、ソース電圧は、0.40[V]、出力電位の負の部分が飽和しているときのドレイン電圧は、4.59[V]、ソース電圧は、0.68[V]、出力電位の正の部分が飽和しているときのドレイン電圧は、5.69[V]、ソース電圧は、0.86[V]となった。

4-5.電圧増幅度の周波数特性の計測

表7、表8にCSがある状態とない状態の周波数による出力電圧と増幅度の変化を示す。増幅率は、A_v=v_0⁄v_i で求めた。

表7，8を用いて片対数グラフに横軸を周波数、縦軸を増幅度とした図を図23、図24に示す。また、増幅度が1⁄√2倍になるカットオフ周波数を図上に示す。

図21、22より、CSがない時のカットオフ周波数は、1.4×105[Hz]、CSがある時のカットオフ周波数は、22[Hz]と1.7×105[Hz]となった。また、図21と22を比べてみると、図21は、低域の際には、増幅度が6.0の所で一定になっているが、周波数が上昇し、2.0×10^4 [Hz]を超えると増幅度が減少していくのが読み取れる。対して、図22では、周波数が低域の際には、ある一定の値まで増幅度が上昇して、高域になった際にも、5×104[Hz]を超えてから周波数が上がるにつれて減少していくのが読み取ることができる。

理論値を求める。
(1)低域のカットオフ周波数
原理より、低域のカットオフ周波数は、
f_L=1/(2πC_1 R_i )  [Hz]
で求められて、C_1=8.80×10^(-6) [F]、抵抗は、R1とR２の並列接続した合成抵抗なので
R_i=(1/R_1 +1/R_2 )^(-1)=(R_1 R_2)/(R_1+R_2 )=(149.8×10^3×10.01×10^3)/(149.8×10^3+10.01×10^3 )≒9.383×10^3=9.383[kΩ]

よって
f_L=1/(2πC_1 R_i )=1/(2π×88.0×10^(-6)×9.383×10^3 )=1.9104≒1.91[Hz]

また、低域のカットオフ周波数は、
f_L=(1+ｇ_m R_S)/(2πC_S R_S )
と表される。抵抗の実験値より、RS=1.002×10^3 [Ω]、CS＝100×10^(-6) [F]であるので、
概論値である　ｇ_m≒14×10^(-3)から低域のカットオフ周波数を求めると、
f_L=(1+ｇ_m R_S)/(2πC_S R_S )=(1+14×10^(-3)×1.002×10^3)/(2π×100×10^(-6)×1.002×10^3 )≒23.87≒24[Hz]

原理より、高域カットオフ周波数は
f_H=1/(2πC_gs R_i )  [Hz]
　  で求められて、Cgs=100×10^(-12) [F]、R_i=9.383[kΩ]なので、
f_H=1/(2πC_gs R_i )=1/(2π×60×10^(-12)×9.383×10^3 )=282700=2.8×10^5 [Hz]

5.考察

5-1.回路の基本特性の計測

5-1-1.動作点におけるゲート、ソース、ドレイン電位の計測と電流の算出

相互コンダクタンスgmの実験値と概略値を比較する。
まずは、相互コンダクタンスgmの実験値を求める。
低域のカットオフ周波数は、22[Hz]、CS＝100×10^(-6) [F]、RS=1.002×10^3 [Ω]となる。
原理より、低域のカットオフ周波数は、
f_L=(1+ｇ_m R_S)/(2πC_S R_S )
となるので、相互インダクタンスは、
ｇ_m=(〖2πC_S R_S f〗_L-1)/R_S =(2π×100×10^(-6)×1.002×10^3×22-1)/(1.002×10^3 )≒0.01282≒13×10^(-3)

相互インダクタンスの概略値は、13×10^(-3)であるので、相互コンダクタンスgmは、一致していると考えられる。これらの事から、動作点における、るゲート、ソース、ドレイン電位の計測は、成功したと考えることができる。

5-1-2.入力印加時のゲート、ソース電位の観察

図14、15には、CSありの状態のなしの状態のゲート、ソース電位の波形が示されている。図14を見ると、ソース電位がゲート電位に追従しているのを見て取ることができる。図15を見ると、ゲート電位は、図14と同じような波形を示しているが、ソース電位は、入力の交流変動によって変化していないことがわかる。このソース電位の波形が変化しないのは、接続したバイパスコンデンサCSの作用だと考えられる。バイパスコンデンサは、交流成分と直流成分の混じった波から交流成分だけ抜き出し、並列に接続している電位のソース電位の交流成分が無くなったことで直流のみになり変化しなかったと考えられる。

5-1-3.入力電位の関係の観察[11]

　出力電位と入力電位の波形を図16から18に示している。入力電位の波形を大きくすると伴って、飽和しない状況と、負の部分が飽和する状況と、正の部分が飽和する状況の3つの状況になっている。また、ドレイン電位とソース電位の図も図19から21に示している。この時も、3つの状況がある。なぜ、正方向や負の方向にひずむのかを考えると、それは、ドレインソース電圧が上昇することによっておこると考えられる。ドレインソース電圧は、飽和してないときには、2.72-0.4=2.32[V]、負の部分が飽和しているときは、4.59-0.68=3.91[V]、正の部分が飽和しているとき、5.69-0.86=4.83[V]とドレインソース電圧が上昇するにつれて飽和する変化することがわかる。MOSFETの負荷抵抗の図を図25に示す。また、図25のVDD/2の動作点をVDSQ、この時のドレイン電流をIDQとおく。図23の動作点は、ドレインソース電圧の変化によって変化する。なので、それを説明するためにドレインソース電圧が、VDD/2の時の波形とドレインソース電圧がVDSQよりも大きい時の波形を図26、27に示し、ひずんだ出力波形を図28に示す。

この図26から28より、ドレインソース電圧が大きくなることによって動作点が移動して、VDSが。VDD/2より大きくなる時に、負の部分が飽和されてひずみが発生することが考えられる。また、入力振幅が大きくなりすぎると、増幅することができる限界までに達して、正の部分が飽和されてひずんでしまうと考えられる。

次に、高周波にするとどうなるかを考える。図22を見ると、周波数が大きくなると、波形の数が大きくなることがわかる。周波数をfとする時、角周波数ωとの関係式ω=2πfをふまえて考えると、、周波数fが大きくなることで、角周波数が大きくなり、波形の数が増えたと考えられる。

5-2.電圧増幅度の周波数特性の計測

CSがない時のカットオフ周波数は、1.4×105[Hz] CSがある時のカットオフ周波数は、22[Hz]と1.7×105[Hz]となった。ゲート入力回路における低域のカットオフ周波数は、1.91[Hz]、相互インダクタンスとコンデンサCSを用いた低域のカットオフ周波数は、24[Hz]になった。また、高域カットオフ周波数は、2.8×10^5 [Hz]となった。相互インダクタンスを用いてない低域のカットオフ周波数と実験値を比べてみても、約20[Hz]という大きな差が生まれている。対して、相互インダクタンスを用いた低域のカットオフ周波数は、約2[Hz]くらいの差であり、相対誤差で比べてみると、
|22-24|/24×100=8.33≒8.3[%]
となり、比較的妥当な誤差だと考えることができる。また、高域のカットオフ周波数では、1.0×105[Hz]もの差が生まれてしまい、相対誤差を求めてみると、
|2.8×10^5-1.7〖×10〗^5 |/(2.8×10^5 )×100=39.28≒39[%]
このように、約40[％]もの誤差が生まれてしまうということがわかる。この誤差の原因として3つ考えられる。
1つ目は、実験どおりに飽和が完璧にしていない状態で測定できなかったことが考えられる。
これは、5-1-3で示したように出力電圧が飽和してしまうと、ひずみが生まれてしまいひずみのない正弦波を用いることができないために、正確な値が測定できないことがわかる。このため、理論値と実験値に差が生まれてしまったと考えられる。なぜ、飽和することができなかったのかを考えると、オシロスコープに接続するプローブの接続する場所が異なっていたことや、しっかりと波形を見ることができていなかった可能性が考えられる。
2つ目は、ゲートソース間の容量が間違っている可能性である。この実験では、60[pF]となっているが、その値は、測定れていなく不確定な値である。また、ゲートソース間の容量は、100[pF]で計算すると、高域のカットオフ周波数は、
f_H=1/(2πC_gs R_i )=1/(2π×100×10^(-12)×9.383×10^3 )=169620=1.7×10^5 [Hz]
このように、1.7×10^5 [Hz]となり、CSがある時とない時のカットオフ周波数に近い値なので、60[pF]が間違っている可能性があると考えられる。
　3つ目は、回路において他の素子が増幅度に影響を与えてしまいカットオフ周波数が、f=1/2πCRで簡単に表すことができない可能性である。このf=1/2πCRで表される式はCR回路のカットオフ周波数を表す式である。このCR回路には、電源のほかに抵抗が1個、キャパシタが1個の場合が考えられている。しかし、このソース接地CR結合小信号増幅器では、抵抗が、4個、キャパシタが4個または5個、電源電圧や微小な交流電圧まで加わりCR回路と比べて複雑になっていることがわかる。このため、様々な素子が影響することによって増幅度に変化をもたらしてしまったと考えられる。その結果、実験値と理論値に差が生まれてしまったと考えられる。

6.考察課題

6-1.入力波形と出力波形が逆になっている、その理由を説明せよ。

　入力波形と出力波形が逆になっている原因は、ソース接地回路であることだと考えられる。なので、簡単なソース接地回路を用いて説明していく。ソース電極を設置して、ゲート・ソース間に一定電圧Vgs1と、微小電圧±⊿Vgsを印加し、電源とドレイン電極間に負荷抵抗を接続したnチャンネルのMOSFETの回路を作る。図29にnチャンネルのMOSFETを示す。

キルヒホッフの法則とオームの法則より、抵抗RDに流れる電流は、
i_L=(V_DD-v_out)/R_D =i_ds1±〖Δi〗_ds
voutに関して、式を変形すると
〖R_D i〗_L=V_DD-v_out
v_out=V_DD-〖R_D i〗_L
iLをこの式に代入すると、
v_out=V_DD-R_D (i_ds1±〖Δi〗_ds)
v_out=V_DD-R_D i_ds1∓R_D 〖Δi〗_ds
v_out=(V_DD-R_D i_ds1)∓R_D 〖Δi〗_ds
V_1=V_DD-R_D i_ds1 とすると、
v_out=V_1∓R_D 〖Δi〗_ds
入力電圧をvinとすると、
v_in=V_gs1∓〖ΔV〗_gs

このvinとvoutを比較してみると、符号が反転していることがわかる。
以上のことから、入力波形と出力波形が逆になっている原因は、ソース接地回路を用いたからと考えられる。

6-2. バイパスコンデンサを入れるとなぜ増幅率が増大するのかを説明せよ。[10]

　バイパスコンデンサを入れると増幅率が増大するのは、バイパスコンデンサの能力のおかげだと考えられる。バイパスコンデンサとは、ノイズなどの交流成分を交流成分と直流成分の混じった電圧から取り出すことができるコンデンサであり、別名デカップリングコンデンサとも呼ばれる。このコンデンサが、抵抗RSに並列に接続しているのが、図4を見ると読み取ることができる。このため、抵抗RSに流れる交流成分の電圧がバイパスコンデンサに流れることがわかる。このため、抵抗RSには、直流電圧しか流れないようになる。これは、図13、14からも読み取ることができる。バイパスコンデンサがない時の増幅率を見てみる。この時、交流の入力電位と出力電位を∆v_i、∆v_0とすると、
A_v=(∆v_0)/(∆v_i )=-R_d/R_s 
と表される。交流電圧は、抵抗RSに流れないので、入力電圧が小さな0に近い値になると考えられる。そのため、バイパスコンデンサを入れると増幅率が増大すると考えられる。

6-3.本回路では、入力振幅が大きすぎると出力が飽和する。付録B(3)を参考に、この飽和はなぜ起こるのかを考察せよ。[11]

 　 　図30、31、32、33にMOSFETの負荷線とひずんだ出力電圧、飽和していないときの出力波形と負の部分が飽和した時の出力波形を示す。

出力電圧が、正弦波状に変化できるのは、正弦波の最大の電圧が、VDD/2以下の時に限られる。飽和していないときには、動作点がVDD/2に動作点があり、図32のような波形が出る。しかし、ドレインソース電圧が大きくなることで、図30の動作点が負荷線の中点から外れるて右下方向に移動する。小信号回路の時には、負荷線とドレイン電流の変化の交点上に移動するので右下の交点に移動する。そうすることで。図33みたいに出力電圧の下半分が飽和してしまう。このような関係が図31に示されている。また、入力振幅を大きくしすぎて、出力電圧が、増幅することができる値を超えてしまうことによって正方向も負の方向にもひずみが発生するような波形が生まれてしまうと考えられる。

6-4.本回路におけるキャパシタC３、C４の機能的役割について説明せよ。[12]

キャパシタC３、C４は、デカップリングコンデンサとしての役割を果たしていると考えられる。これが機能するのは、このキャパシタの隣にさらに接続される場合だと考えられる。VDDが、15[V]で一定であると決まっているのに、電源の内部抵抗が、大きい時には交流成分の影響を受けて変化するドレイン電流による電圧降下によってVDDにおおきな変化が生じてしまう、そうすると、直流電源としての一定の電圧が流れるという意味がなくなり正確な値が測定できなくなる。そのため、ドレイン電流の変化で電源電圧が変化したら、キャパシタがその変化を吸収することで平滑化すると考えられる。そうすることで、他の回路に接続した際に直流電圧を流すことができる。また、キャパシタC３、C４は、容量の値が違うがなぜ違うかも考えてみる。カットオフ周波数は、f=1/2πCRで表すことができる。抵抗Rの値を1[Ω]とすると、

      C3の時、キャパシタは、0.1×10-6[F]なので、
f=1/2πCR=1/(2π×0.1×10^(-6) )≒1591549≒1.6×10^6 [Hz]

      C4の時、キャパシタは、10×10-6[F]なので、
f=1/2πCR=1/(2π×10×10^(-6) )≒15915≒1.6×10^4 [Hz]
このことから、C３は、高周波の波形を平滑化、C４は、低周波の周波数を平滑化すると考えられる。
以上のことから、ノイズの軽減と電源電圧の電圧の変化の防止がキャパシタC３、C４の役割であり、平滑化する際には、それぞれのキャパシタでC３は、高周波の波形を、C４は、低周波の周波数を平滑化すると考えられる。

7.参考文献

  [1]  "feldeffct transstor", 理化学英和辞典, JapanKnowledge, https://japanknowledge.com , (参照 2021-11-23)
   [2] 高木茂考：EE Text アナログ電子回路,p25-28,オーム社,2020年,第1版第5刷.
  [3]  アイアール技術者教育研究所（2021年4月22日）, 「３分でわかる技術の超キホン FET（電界効果トランジスタ）とは？原理・特徴・用途の要点解説」,＜https://engineer-education.com/field-effect-transistor/#1FET＞ 2021年11月30日参照.
   [4] 高木茂考：EE Text アナログ電子回路,p29-32,オーム社,2020年,第1版第5刷.
   [5] Aki塾長(2020年3月15日), 「初心者向け電験三種・理論・23・FET・MOSFET【超簡単に学ぶ！】第三種電気主任技術者」<https://www.youtube.com/watch?v=ppBqINRuVA8>2021年11月30日参照.
  [6]  marutsu,「MOSFET」＜https://www.marutsu.co.jp/contents/shop/marutsu/mame/56.html＞2021年11月30日参照.
 [7]   株式会社エヌエフ回路設計ブロック,「入力結合」,＜https://www.nfcorp.co.jp/techinfo/dictionary/019/＞2021年11月30日参照.
[8]    niEnginieerAmbitiously(2019年12月11日),「ACカプリングおよびDCカプリングとは何ですか？」,＜https://knowledge.ni.com/KnowledgeArticleDetails?id=kA00Z0000019O6oSAE&l=ja-JP＞2021年11月30日参照.
[9] ALLDATASHEET.JP,「2SK369 データシート (PDF) - Toshiba Semiconductor」,p2,＜2SK369 pdf, 2SK369 description, 2SK369 datasheets, 2SK369 view ::: ALLDATASHEET :::＞2021年12月1日参照
[10]   TDK　Worldwide、「第3回　電子回路の隠れた主役　コンデンサの機能（2）「直流を通さず交流を通す」」,< 電子回路の隠れた主役　コンデンサの機能（2）「直流を通さず交流を通す」｜コンデンサの種類や役割がわかる5つの記事 | コンデンサ・ワールド｜TDK Techno Magazine>2021年12月4日参照
[11]    高木茂考：EE Text アナログ電子回路,p48,オーム社,2020年,第1版第5刷.
[12]    教えてgoo、「増幅回路内のコンデンサの役割」、＜増幅回路内のコンデンサの役割 -電気を学び始めたばかりの初心者です。- 工学 | 教えて!goo＞2021年12月10日参照.

終わりに

参考になれば幸いです。

*1:149.8+10.01)×10^3 )×14.93=0.93516≒0.9352[V]

ゲートソース電圧は、
V_gs=V_g-V_s=0.9531-1.36≒-0.42[V]

実験値のソース電流は、

I_s=V_s/R_s =(V_g-V_gs)/R_s =(0.93516-(-0.42